創新材料與關鍵挑戰解決方案

隨著薄型多層三維積體電路（Thin-3D IC）朝向更高層數與更小層間距發展，晶圓對晶圓之間的高精度對位成為多層堆疊與元件整合的重要關鍵。為解決傳統光學對位技術在高精度與多層堆疊應用上的限制，本研究提出一套結合莫爾紋（Moiré Pattern）與深度學習的高精度晶圓級對位技術。研究將同心八邊形莫爾紋標記整合於晶片金屬層中，利用兩組週期性結構所產生的莫爾紋變化，將晶圓間的平面位移與旋轉資訊轉換為可量測的光學訊號。單一莫爾紋標記即可同時取得X、Y位移與旋轉角度θ，形成三自由度（3-DoF）的對位資訊，如 Fig. 1 所示。Fig. 2–3展示莫爾紋形成與對比反轉的工作原理，並利用Talbot effect 建立約90 μm的工作距離，使系統能在非接觸條件下進行晶圓對位。

        為進一步提升量測精度並降低人工分析需求，本研究建立Digital Twin架構，以精確控制的水平位移與旋轉角度作為產生合成影像的基準，建立大量且可控制的訓練資料；同時加入雜訊、模糊及光源變化等影像擾動，以模擬實際量測環境，如Fig. 4所示。

        Fig. 5展示深度學習與Moiré Pattern整合後的Deep Learning-based Moiré Alignment（DLOMA）架構，藉由影像辨識模型直接從莫爾紋影像中擷取X、Y與θ資訊，並透過合成資料與實際影像的共同訓練，進行Domain Adaptation，降低兩者之間的影像特徵差異。經由此方法，系統能直接從機台取得的實際晶圓對位影像中讀取位移與旋轉資訊，提升量測效率與自動化程度。

        本研究進一步將所提出的技術實際應用於8吋晶圓對晶圓（Wafer-to-Wafer, W2W）接合，驗證其在實際三維整合製程中的可行性。Fig. 6顯示 W2W 對位結果，在全域範圍內達Δx = 0.08 ± 0.60 μm、Δy = 0.22 ± 0.58 μm（Mean ±3σ）的對位結果。此技術更進一步應用於三層主動元件堆疊，如 Fig. 7 所示，在層間介電層厚度小於1 μm的條件下，實現約300 nm的相鄰層對位誤差。研究成果顯示，結合莫爾紋光學標記、Digital Twin與深度學習，可建立兼具非接觸、高精度與自動化特性的晶圓對位方法，並具備應用於多層三維積體電路與高密度異質整合的潛力。